(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 7. Juni 2001 (07.06.2001)

PCT

(10) Internationale Veröffentlichungsnummer WO 01/41339 A2

(51) Internationale Patentklassifikation⁷: 3/24, H04L 12/413

H04J 3/16, (71) An

(21) Internationales Aktenzeichen:

PCT/DE00/03937

(22) Internationales Anmeldedatum:

10. November 2000 (10.11.2000)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität: 199 57 301.8 29. November 1999 (29.11.1999) DE

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacher Platz 2, 80333 München (DE).

- (71) Anmelder und
- (72) Erfinder: MÜLLER, Horst [DE/DE]; Dammstrasse 11, 82069 Hohenschäftlarn (DE).
- (74) Gemeinsamer Vertreter: SIEMENS AKTIENGE-SELLSCHAFT; Postfach 22 16 34, 80506 München (DE).
- (81) Bestimmungsstaat (national): US.
- (84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).


Veröffentlicht:

 Ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts.

[Fortsetzung auf der nächsten Seite]

(54) Title: MULTIPLEX METHOD FOR GIGABIT ETHERNET SIGNALS IN THE SYNCHRONOUS DIGITAL HIERARCHY

(54) Bezeichnung: MULTIPLEXVERFAHREN FÜR GIGABIT ETHERNET SIGNALE IN DER SYNCHRONEN DIGITAL HIERARCHIE



A... CLOCK PULSE CENTRAL UNIT

(57) Abstract: The invention relates to a multiplex method, in which the bit rate of a Gigabit Ethernet signal on the transmit side is reduced by 10B/8B decoding, in such a way that after labelling the control and data words in packets to be transmitted, the packets can be introduced into a STM-N signal.

(57) Zusammenfassung: Bei diesem Muliplexverfahren wird die Bitrate eines Gigabit Ethernet Signals sendeseitig durch eine 10B/8B Decodierung derart reduziert, daß nach einer Markierung von in Paketen zu übertragenden Kontroll- und Datenworten die Pakete in einem STM-N Signal einfügbar sind.





Zur Erklärung der Zweibuchstaben-Codes, und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

WO 01/41339

1

Beschreibung

Multipexverfahren für Gigabit Ethernet Signale in der Synchronen Digital Hierarchie

5

Datenendgeräte wie z.B. Router oder Switche haben für lokale Anwendungen wie z.B. für ein LAN-Netz eine Schnittstelle, die in der Empfehlung IEEE Draft P802.3z als 1000BASE-X Schnittstelle bezeichnet wird und in der Literatur als Gigabit 10 Ethernet Schnittstelle bekannt ist. Diese Schnittstelle hat jedoch nur eine sehr begrenzte Reichweite von einigen 100 m. Will man die LAN-Netze räumlich erweitern oder MAN bzw. WAN-Netze bilden, so müssen diese Gigabit Ethernet Signale über Übertragungsnetze transportiert werden. Üblicherweise werden 15 für diese Übertragungsnetze in Europa Übertragungssysteme eingesetzt, die nach der Synchronen Digital Hierarchie SDH entsprechend der ITU-Empfehlung G.707 arbeiten. In USA arbeiten diese Systeme nach der SONET-Norm, die ebenfalls in G.707 festgelegt ist.

20

30

Aufgabe der Erfindung ist es eine Schaltungsanordnung und ein Verfahren anzugeben in dem Ethernet Signale in SDH/SONET-Systemen eingefügt werden können.

Die Lösung der Aufgabe ergibt sich aus den Merkmalen des Patentanspruchs 1, 7, 8 oder 12.

Die Erfindung bringt den Vorteil mit sich, daß zwei bzw. acht Gigabit Ethernet Signale in einem STM-16 bzw. STM-64 Signal untergebracht werden können.

Die Erfindung bringt den Vorteil mit sich, daß nur der unterste Layer (Physical Layer) des Protocol Stacks des Gigabit Ethernet Signals zu bearbeiten ist, nicht aber die höheren

2

Layer (Layer 2 bis 7). Dies bringt den Vorteil mit sich, daß die Realisierung des Verfahrens relativ einfach ist.

Weitere Besonderheiten der Erfindung werden aus den nachfol-5 genden näheren Erläuterungen eines Ausführungsbeispiels anhand von Zeichnungen ersichtlich.

Es zeigen:

30

10 Figur 1 Multiplexverfahren für ein Gigabit Ethernet Signal in einem STM-N Signal,

Figur 2 eine Struktur eines VC-4-8c Signals,

Figur 3 eine Paketstrukur,

Figur 4 ein weiteres Multiplexverfahren für ein Gigabit

Ethernet Signal in einem STM-N Siganal und
Figur 5 eine Darstellung eines Protocol stacks.

Gigabit Ethernet Signale haben eine Bitrate von 1,25Gbit/s. Die in G.707 festgelegten Bitraten für STM-16 Signale sind 2,488320Gbit/s und für STM-64 Signale 9,953280Gbit/s.

Zu einer wirtschaftlichen Ausnutzung der Übertragungskapazität werden zwei Gigabit Ethernet Signale in einem STM-16 Signal bzw. bis zu acht Gigabit Ethernet Signale in einem STM-64 Signal eingefügt bzw. mit anderen spezifischen SDH-Signalen in einem STM-N Signal (N=16, 64, 256,..) gemischt.

Das Verfahren gemäß der Erfindung beschreibt eine Möglichkeit, wie die Bitrate eines Gigabit Ethernet Signals in geeigneter Form reduziert werden kann, um obige Forderung zu erfüllen.

Das Gigabit Ethernet Signal weist eine nominelle Bitrate von 1Gbit/s auf, wird aber entsprechend IEEE Draft P802.3z einer 35 8B/10B-Codierung unterworfen, wodurch die Bitrate von 1Gbit/s

3

auf 1,25Gbit/s erhöht wird, um möglichst viele Signalübergänge und eine Gleichstromfreiheit des Signals zu gewährleisten, die wiederum eine einfachere Regeneration des Signals und eine Taktrückgewinnung auf der Empfangsseite ermöglicht. Bei einer Übertragung innerhalb eines STM-N Signals kann anstelle der 8B/10B-Codierung ein Scrambler verwendet werden, der ebenfalls für genügend häufige Signalübergänge sorgt. Die 8B/10B-Codierung ist in der Empfehlung IEEE Draft P802.3z in Table 36-la bis le und Table 36-2 beschrieben. Die Table 36-1 ist hierbei für die Dateninformationen, die Table 36-2 für Kontrollinformationen vorgesehen.

10

Das erfindungsgemäße Verfahren sieht nun vor, eine 10B/8B-Decodierung durchzuführen und je nachdem, ob es sich um Datenoder Kontrollinformationen handelt, ein Bit an das decodierte
8bit Codewort anzuhängen. Ein Datenwort wird z.B. durch ein
Bit mit dem logischen Wert "1", ein Kontrollwort durch ein
Bit mit dem logischen Wert "0" gekennzeichnet. Dadurch wird
die 8B/10B-Codierung in eine 8B/9B-Codierung umgewandelt, wodurch die Bitrate des Gigabit Ethernet Signals von
1,25Gbit/s auf 1,125Gbit/s reduziert wird. Dies bringt den
Vorteil mit sich, zwei bzw. acht Gigabit Ethernet Signale in
einem STM-16 bzw. STM-64 Signal unterzubringen.

In der Fig. 1 ist im oberen Teil die Sende- und im unteren Teil die Empfangsseite eines SDH/SONET-Systems für STM-N Signale (N = 16, 64, 256,..) dargestellt. Das am Eingang El ankommende optische Gigabit Ethernet Signal wird optisch elektrisch gewandelt und in einer Taktrückgewinnungsschaltung TR 1 wird aus dem Datensignal ein 1,25GHz Takt zurückgewonnen. Mit diesem Takt wird das elektrisch gewandelte Eingangssignal in einen Seriell/Parallel Umsetzer S/P eingelesen. In einem Taktteiler T 1 wird der 1,25GHz Takt um den Faktor 10 geteilt. Der gewonnene 125MHz Takt dient zum Auslesen des Datensignals auf 10 parallelen Leitungen aus dem Seri-

ell/Parallel Umsetzer S/P. In einer Code group alignment Schaltung CGA werden die 10 bit Worte erkannt und einem Decoder Dec 1 in der Form zugeführt, dass auf der ersten Leitung jeweils das MSB (most significant bit) und auf der zehnten Leitung das LSB (least significant bit) übertragen wird. . 5 In dem Decoder Dec 1 erfolgt wie eingangs beschrieben eine 10B/8B Decodierung und an das 8B Codewort wird ein Bit angehängt, das kennzeichnet, ob es sich um eine Daten- oder Kontrollinformation handelt. Das in der Bitrate somit auf 10 1,125Gbit/s reduzierte Signal wird auf neun parallelen Leitungen einem Paketierer Pl zugeführt, wobei auf der ersten Leitung das MSB, auf der achten Leitung das LSB und auf der neunten Leitung die Kennzeichnung übertragen wird, ob es sich um Daten oder Kontrollinformation handelt.

15

30

Der Paketierer P 1 hat die Aufgabe, mehrerer dieser 9bit Worte zu Paketen zusammenzufassen, die in einem weiteren Schritt in acht contiguous oder virtuell verkettete VC-4 Signale gemappt werden. Die contiguous und virtuelle Verkettung 20 (concatenation) ist in der Empfehlung G.707 unter Punkt 8.1.7 beschrieben und dient der Übertragung von Signalen, die breitbandiger als ein VC-4 Signal (149,760 Mbit/s) sind. Das Prinzip der virtuellen Verkettung ist ferner in der Patentschrift EP 0429 888 B1 beschrieben. Für das beschriebene Ver-25 fahren ist es unerheblich, ob eine contiguous oder virtuelle Verkettung verwendet wird, da lediglich die Pointerverarbeitung der beiden Verkettungsmethoden unterschiedlich ist, die Nutzlast jedoch bei beiden Methoden genau identisch ist. Das Verfahren gemäß der Erfindung beschreibt, wie diese Nutzlast für die Übertragung von Gigabit Ethernet Signalen verwendet werden kann.

In der Empfehlung G.707 ist in Figure 8-8 allgemein eine VC-4-Xc Verkettung dargestellt. Figur 2 zeigt nun beispielhaft die Verkettung von acht VC-4 Signalen zu einem VC-4-8c Si-35

5

gnal, in dem ein 1,125Gbit/s Signal untergebracht werden
kann. In einer ersten Spalte des VC-4-8c Signals wird beginnend mit dem Byte J1 ein gemeinsamer Path overhead POH des
VC-4-8c Signals übertragen. Es folgen 7 Spalten, die mit
5 Fixed stuff FS aufgefüllt sind. Im Fall einer virtuellen Verkettung wird kein gemeinsamer POH für das VC-4-8v Signal gebildet, sondern jedes der verketteten VC-4 Signale behält
seinen eigenen POH, der dann in der ersten Spalte und den
sieben mit Fix stuff bezeichneten Spalten übertragen wird. Es
10 folgt der Bereich für die Nutzinformation mit 8 x 260byte
entsprechend 2080byte pro Zeile und damit 2080 x 9 = 18
720byte pro Rahmen. Bei einer Rahmenfrequenz von 8kHz beträgt
die Kapazität dieser Nutzlast somit:

15 18 720byte x 8 x 8kHz = 1,198 080Gbit/s.

Im folgenden wird nun beschrieben, wie in dieser Nutzlast von 1,198 080Gbit/s ein 1,125Gbit/s Signal untergebracht werden kann. Da die Frequenz des Gigabit Ethernet Signals im allgemeinen nicht synchron zu der Frequenz des STM-N Signals und damit auch nicht synchron zu der Nutzlast sein wird, soll ein Paketierungsverfahren mit Auffüllen (Padding) für die Frequenzanpassung verwendet werden.

- Wie in Figur 3 dargestellt soll der Beginn eines Paketes mit einem Flag (1 byte lang) gekennzeichnet werden, es folgen n Datenworte à 9bit (Information) und zur Frequenzanpassung eine bestimmte Anzahl von Paddingbytes.
- 30 Es muß dabei gelten:

(Flag + Information + Padding) / Information = 1,198 080 Gbit/s / 1,125Gbit/s = 1,06496 Ferner soll das Informationsfeld durch 9 teilbar sein (9 Bit

Worte) und m Byte lang sein, damit die 9 bit Struktur der Da-

35 ten auf dem Übertragungsweg erhalten bleibt. Beispielsweise

6

wird das Informationsfeld mit 36 byte Länge gewählt. Es kommen dann 32 Worte à 9 Bit in dem Informationsfeld unter, wobei nach dem Flag das MSB des ersten Wortes folgt.

Damit gilt:

(Flag + Information + Padding) / Information = 1 + 36 + Padding / 36 = 1,06496 und daraus folgt:

Padding = $36 \times 1,06496 - (1+36) = 1,33856$.

Es werden also im Mittel 1,33856 Paddingbytes gesendet, d.h. es werden in etwa einem Drittel der Fälle ein Paddingbyte und in zwei Drittel der Fälle zwei Paddingbytes pro Paket angehängt. Je nach Länge des Paddings ist ein Paket somit 38 oder 39 byte lang. Das Flag- und das Paddingbyte sollten eine möglichst große Hammingdistanz zueinander aufweisen, um sicherzustellen, dass der Anfang eines Paketes sicher erkannt werden kann.

Ebenso können auch Pakete konstanter Länge, bestehend z.B.

aus 1 byte Flag und 36 byte Information gebildet werden. Zur

Frequenzanpassung werden Leerpakete gesendet, die anstelle
der 36 byte Information 36 byte Leerinformation beinhalten.
Zur Unterscheidung der Leerpakete von den Informationspaketen
werden zwei unterschiedliche Flag bytes verwendet, die zueinander eine möglichst große Hammingdistanz aufweisen. Der

Nachteil dieses zweiten Verfahrens ist jedoch, dass relativ
große Pufferspeicher für die Zwischenspeicherung der Information vorzusehen sind und der Aufwand zur Unterdrückung des
Jitters der Gigabit Ethernet Signale am Ausgang A2 wesentlich
höher ist.

30

35

5

10

Das Ausgangssignal des Paketierers P1 kann optional in einem Scrambler SCR 1 verscrambelt werden, falls der 7-stufige Scrambler, der entsprechend der Empfehlung G.707 in einem folgenden Multiplexer M1 ohnehin vorgesehen ist, als nicht ausreichend erachtet wird. In dem Mapper MAP 1 wird das Aus-

7

gangssignal des Scramblers entweder in acht unmittelbar aufeinander folgende (contiguous) verkettete VC-4-8c Signale oder virtuell verkettete VC-4-8v Signale verpackt. Das Ausgangssignal dieses Mappers wird schließlich gemeinsam mit anderen VC-4 Signalen in einem Multiplexer M1 unter Hinzufügen von SDH spezifischen Overheadinformationen OH zu einem STM-N Signal (N = 16, 64, 256,...) Al ergänzt. Paketierer, Scrambler, Mapper und der Multiplexer werden von einer Taktzentrale mit den erforderlichen Takten versorgt.

10

Empfangsseitig werden zunächst in einem Demultiplexer D1 die Overheadinformationen OH aus dem STM-N Signal entfernt und die einzelnen VC-4 Signale zurückgewonnen. In einem Demapper wird aus dem contiguous oder virtuell verketteten VC-4-8c/VC-4-8v Signal analog zur Senderichtung das 1,198 080Gbit/s 15 Nutzsignal zurückgewonnen. Im Falle einer virtuellen Verkettung müssen dabei wie in der Patentschrift EP 0 429 888 B1 näher beschrieben unterschiedliche Laufzeiten der verketteten VC-4 Signale in geeigneten Pufferspeichern für den Lauf-20 zeitausgleich LZA 1 ausgeglichen werden. Falls das Nutzsignal sendeseitig verscrambelt wurde, muß dies in einem Descrambler DSCR 1 rückgängig gemacht werden. Es folgt der Depaketierer DP 1, der die Flag- und Paddinginformationen erkennt und beseitigt und das Datensignal mit der ursprünglichen Bitrate 25 von 1,125Gbit/s zurückgewinnt. Demultiplexer, Demapper, Laufzeitausgleich, Descrambler und Depaketierer werden von der Taktzentrale mit den erforderlichen Takten versorgt.

Ein nachfolgender Encoder Enc 1 erkennt an Hand des neunten
30 Bits, ob es sich um Daten- oder Kontrollinformation handelt
und bildet entsprechend dem in IEEE Draft P802.3z festgelegten 8B/10B Codierverfahren das 1,25Gbit/s Signal. In einem
Parallel/Seriell Umsetzer PS wird das auf 10 parallelen Leitungen ankommende Signal in ein serielles 1,25Gbit/s Gigabit
35 Ethernet Signal umgesetzt und nach einer elektrisch/optischen

8

Wandlung am Ausgang A2 abgegeben. Der Depaketierer DP 1 liefert einen 125MHz Takt, der einem Frequenzvervielfacher TV 1 zugeführt wird, der daraus einen 1,25GHz Takt für das serielle Ausgangssignal A2 erzeugt.

5

15

In Fig. 4 wird eine Variante der Ausführung des Multiplexverfahrens für ein Gigabit Ethernet Signal in einem STM-N Signal gezeigt. Bei dieser Ausgestaltung werden kommerziell verfügbare Module eingesetzt. Das sendeseitig verwendete Modul MS beinhaltet den optisch/elektrischen Wandler, die Taktrückgewinnung TR 1, einen Taktteiler um den Faktor 16, sowie einen Seriell/Parallel Umsetzer S/P, in den das elektrisch gewandelte Eingangssignal mit dem 1,25GHz Takt eingeschrieben und mit dem um den Faktor 16 heruntergeteilten 78,125MHz Takt ausgelesen wird.

Zusätzlich gegenüber dem in Figur 1 dargestellten Verfahren sind nun ein Pufferspeicher PS 1 und eine Phase Lock Loop Schaltung PLL 1 erforderlich, die jedoch auf einer niedrigeren Bitrate arbeiten, so dass sie in CMOS realisiert werden können. Der 78,125MHz Takt wird der Phase Lock Loop Schaltung PLL 1 zugeführt, die daraus einen 125MHz Takt erzeugt (Teilungsverhältnis 10:16). Das seriell/parallel umgesetzte Datensignal wird in dem Pufferspeicher PS 1 auf 16 parallelen Leitungen mit dem 78,125MHz Takt eingeschrieben und mit dem 125MHz Takt auf 10 parallelen Leitungen ausgelesen. Die weitere Verarbeitung erfolgt entsprechend der Figur 1.

Das empfangsseitig verwendete Modul ME beinhaltet den optisch/elektrischen Wandler, einen Frequenzvervielfacher TV 1
um den Faktor 16, sowie einen Parallel/Seriell Umsetzer P/S.
Zusätzlich gegenüber dem in Figur 1 dargestellten Verfahren
sind auch hier ein Pufferspeicher PS 2 und eine Phase Lock
Loop Schaltung PLL 2 erforderlich. Die PLL 2 Schaltung erzeugt aus dem 125MHz Takt einen 78,125MHz Takt. Das von dem

9

Encoder Enc 1 auf 10 parallelen Leitungen abgegebene Signal wird in den Pufferspeicher PS 2 mit dem 125MHz Takt eingeschrieben und mit dem 78,125MHz Takt auf 16 parallelen Leitungen ausgelesen. Die restlichen Funktionen entsprechen der Figur 1.

In Figur 5 ist ein Protokoll stack gezeigt, der in einem Datenendgerät (z.B. Router) und in dem SDH-Gerät gemäß der Erfindung verwendet wird. Eine nähere Erläuterung der einzelnen 10 Layer ist in der Empfehlung IEEE Draft P802.3z gegeben.

5

10

Patentansprüche

1.Anordnung zur Einfügung von Ethernet Signalen (E1) in STM-N
Signalen (A1) der Synchronen Digitalen Hierachie (SDH), wobei

5 die Ethernet Signale seriell/parallel umgesetzt (S/P) und
wortweise einem Decodierer (Dec1) zugeführt werden,
daß der Decodierer (Dec1) eine 10B/8B Decodierung des Ethernet Signals (E1) durchführt und Kontrolldaten und Nutzdaten
markiert.

10

- 2. Anordnung nach Anspruch 1,
- dadurch gekennzeichnet, daß in dem Decoder (Decl) jeweils ein logischer Wert an die Kontrolldaten und Nutzdaten anfügbar ist.

15

- Anordnung nach Anspruch 1,
 d a d u r c h g e k e n n z e i c h n e t,
 daß ein Paketierer (P1) den Decodierer (Dec1) nachgeordnet ist, wobei der Paketierer (P1) den vom Decodierer (Dec1) abgegebenen Bitstrom zu Paketen zusammenfaßt und diese in einem nachfolgenden Schritt zu VC-4 Signale zusammenfügt.
 - 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet,
- daß der Paketierer (P1) den Beginn eines Paketes mit einem Flagbyte markiert und am Ende des Paketes ein Paddingbyte beifügt.
 - 5. Anordnung nach Anspruch 4,
- daß der Paketierer (P1) zwischen dem Flagbyte und dem Paddingbyte Informationsdaten anordnet, wobei die Anzahl der in einem Informationsfeld angeordneten Worte der Nutzdaten (9 Bit Worte) durch 9 teilbar ist und m Byte umfaßt.

11

6. Anordnung nach einem der vorhergehenden Ansprüche, daß durch gekennzeichnet, daß ein Mapper (MAP1) vorgesehen ist, der das Ausgangssignal des Paketierers (P1) entweder in acht unmittelbar aufeinanderfolgende (VC-4-8c) oder virtuell verkettete Signale (VC-4-8v) verpackt, daß ein Multiplexer (M1) zur Hinzufügung von SDH spezifischen Overheadinformationen (OH) zu einem STM-N Signal (A1, N= 16,

10

64,256,...) vorgesehen ist.

- 7. Anordnung zur Bildung von Ethernet Signalen (A2) aus einem STM-N Signal (E2) der Synchronen Digitalen Hierachie (SDH) mit einem Demultiplexer (D1) zur Trennung der Overheadinformation (OH) aus dem STM-N Signal (E2),
- einem Demapper (DMAP1) zur Zurückgewinnung des Nutzsignals, einem Depaketierer (DP1) zur Erkennung und Trennung der Flagund Paddinginformation, wobei am Ausgang des Depaketierers (DP1) Nutzdaten mit einer für STM-N Signalen vorgegebenen Bitrate anliegen,
- 20 einem Encoder (Encl) zur Bildung eines für die Ethernet Signale vorgegebenen Bitrate.
 - 8. Verfahren zur Einfügung von Ethernet Signalen (E1) in einem STM-N Signal der Synchronen Digitalen Hierachie (SDH),
- wobei die Ethernet Signale (E1) seriell/parallel (S/P) umgesetzt und wortweise einem Decodierer (Dec1) zugeführt werden, daß eine 10B/8B Decodierung des Ethernet Signals durchgeführt und Kontrolldaten und Nutzdaten markiert werden.
- 9. Verfahren nach Anspruch 8,
 d a d u r c h g e k e n n z e i c h n e t,
 daß der decodierte Bitstrom am Ausgang des Decodierers (Decl)
 in Paketen zusammenfaßt und diese zu VC-4 Signale zusammengefügt werden.

12

10. Verfahren nach Anspruch 8,
d a d u r c h g e k e n n z e i c h n e t,
daß zu Beginn eines Paketes ein Flagbyte und am Ende des Paketes ein Paddingbyte angeordnet wird.

5

- 11. Verfahren nach Anspruch 8,
 d a d u r c h g e k e n n z e i c h n e t,
 daß zwischen Flag- und dem Paddingbyte Informationsdaten anordnet werden, wobei die Anzahl der Worte (9 Bit Worte) in
 dem Informationsfeld das zwischen dem Flag- und Paddingbyte
 angeordnet wird durch 9 teilbar und m Byte lang ist.
- 12. Verfahren zur Bildung von Ethernet Signalen (A2) aus einem STM-N Signal (E2) der Synchronen Digitalen Hierachie (SDH) wobei die Overheadinformation (OH) aus dem STM-N Signal (E2) abgetrennt und die Bitrate der Nutzdaten des STM-N Signals (E2) einem der Bitrate von Ethernet Signalen (A2) entsprechenden Bitrate durch eine 9B/10B Kodierung angepaßt wird.

20




FIG 2






FIG 3

3/5	5				
			Information		
			Flag	,	
	Im Mittel:	1,330 Dyte	Padding		
			Wort		
Paket	36 byte		Information		32 Worte à 9 bit
-		Mort	<u>-</u>		
<u> </u>	1 byte	i	Flag		





ERSATZBLATT (REGEL 26)